วงจรใช้ในวนเฟสล็อกเพื่อบอกว่า ขั้นตอนการล็อกสัญญาณข้อมูลอ้างอิงการวนรอบ และผลลัพธ์ PLL อยู่ในขั้นตอนด้วยกัน หากสัญญาณสองไม่ได้อยู่ในระยะ Comparator เฟสที่สร้างสัญญาณผิดพลาดที่ปรับความถี่ PLL ผลให้อยู่ในระยะที่มีสัญญาณการอ้างอิง