Два выходных модулей, имеющих тот же адрес. Каждый выход на один модуль управляется же выходной образ таблицы бит как соответствующий (параллельно) выход на другой модуль.