Een display controller architectuur gekenmerkt door meerdere FIFOs of schrijven buffers. Er is meestal een FIFO of schrijfbuffer op de CPU-interface, en een of meer FIFOs in de pijpleiding weergeven.