アナログのコンパレーター銀行に基づく高速デジタル デバイス。デジタル化するアナログ値はコンパレータ銀行の 1 つの側面入力です。コンパレータ入力独自のタップに関連付けられている各コンパレータ付け抵抗梯子のタップに結びついています。各コンパレータの入力電圧は、抵抗はしごの上部と下部の電圧間どこかになります。コンパレータ出力、高または低抵抗はしご電圧への入力電圧の比較に基づいています。この 1 と 0 の文字列は、2 進数に変換されます。