CPUとバスに結合されている他のデバイスとの間の十分なドライブを提供するためにバスに追加されるIC。これらのためのデータレートを遅くし、適切な時間のマイクロプロセッサの動作のシーケンスおよび/またはときにファンアウトの必要性が増大する抵抗性負荷を克服するのを防ぐ容量性負荷、構成が必要です。