Registrare una funzionalità hardware di alcune architetture di pipeline che consente il risultato di un'operazione per essere immediatamente utilizzato come operando per una seconda operazione, contemporaneamente con la scrittura del risultato alla sua destinazione. Tempo il ciclo totale di due operazioni concatenate è inferiore alla somma dei tempi ciclo autonomo per le istruzioni. Ad esempio, il TI supporta 8847 concatenamento di fadd consecutivi, fsub e fmul (della stessa precisione). Faddd/fmuld incatenato richiede 12 cicli, mentre consecutivi unchained faddd/fmuld richiede 17 cicli.