Sebuah fitur hardware pipa beberapa arsitektur yang memungkinkan hasil operasi untuk segera digunakan sebagai operan untuk operasi kedua, bersamaan dengan penulisan hasil ke tujuannya mendaftar. Siklus waktu total dua operasi dirantai kurang dari jumlah dari waktu siklus yang berdiri sendiri untuk instruksi. Sebagai contoh, TI 8847 mendukung chaining dari fadd berturut-turut, fsub, dan fmul (dari presisi yang sama). Dirantai faddd / fmuld memerlukan 12 siklus, sedangkan berturut-turut unchained faddd / fmuld membutuhkan 17 siklus.