Menjaga cache koherensi dengan membaca dari cache lokal sampai menulis terjadi. Untuk mengubah nilai dari variabel prosesor menulis pertama membatalkan semua salinan dalam cache lainnya. Prosesor menulis kemudian bebas untuk memperbarui copy lokal sampai prosesor lain meminta variabel. Isu-isu menulis prosesor sinyal pencabutan atas bus dan semua cache memeriksa untuk melihat apakah mereka memiliki salinan; jika demikian, mereka harus membatalkan blok yang mengandung kata tersebut. Skema ini memungkinkan beberapa pembaca, tetapi hanya seorang penulis tunggal. Write-membatalkan menggunakan bus hanya pada yang pertama menulis untuk membatalkan salinan lainnya; berikutnya lokal menulis tidak menghasilkan lalu lintas bus, sehingga mengurangi kebutuhan pada bandwidth bus. Lihat juga cache, lokalitas cache, koherensi, berbagi palsu, menulis-update.