Chaque valeur de données 8 bits transmis ou reçu par le port série asynchrone doit être suivi par un ou deux bits de stop, chaque une impulsion logique 1.

Le nombre de bits d'arrêt requis dépend le sélecteur (STB) stop bit-bit du registre de contrôle de port série asynchrone (ASPCR).