Два изходни модула с един и същ адрес. Всеки изход на един модул се управлява от същия изход на таблицата на бит изображение като съответния (паралелен) изход на другия модул.